다룰 내용
-
- Positive Edge Triggered J-K Flip-Flop으로 상태 순차 000,001,011,100을 반복하는 동기식 Counter 설계 (p.444)
-
- J-K Flip Flop을 사용한 3-Bit 2진 Counter 설계 (p.448)
-
- JK Flip Flop으로 주어진 상태도에 대한 Counter 회로 설계(미사용 상태 Don’t Care) (p.452)
준비 중아직 쓰지 않은 장입니다. 다룰 내용만 먼저 적어 두었습니다.
제 55 장